

## USB2.0 控制 IC

# 产 品 说 明 书


## 1. 概述

是采用 CMOS 技术设计的 USB HUB 控制 IC, 兼容 USB2.0 规格.

## 2. 特性

- ◆ 高性能的 CMOS 技术
- ◆ 工作电压：5.0V
- ◆ 内建 3.3V 稳压电路
- ◆ 全速以及低速数据传输
- ◆ 总线供电或自供电可选
- ◆ USB 连接状态显示
- ◆ 四个下行端口
- ◆ 单端口过流检测
- ◆ 单端口电源提供
- ◆ 工作频率：12MHz

## 3. 功能模块图



#### 4. 腳位說明

序號	名稱	I/O	功能
1	VDD	Power	3.3V 電源
2	VDDOUT	Power	3.3V 電源
3	VDD5	Power	5V 電源
4	VSS	Power	接地端
5	DPI_PWRUP	O	下行端口 1 開關控制
6	GANGED	I	群組供電或單獨供電選擇信號，低為群組供電
7	DPI_OVRCUR	I	下行端口 1 過電流檢測，低有效
8	SUSPND	O	設備處於懸掛連接狀態
9	DP2_OVRCUR	I	下行端口 2 過電流檢測，低有效
10	OSCSEL	I	備用腳
11	OSCO	O	振蕩輸出
12	OSCI	I	振蕩輸入
13	VSS	Power	接地端
14	DP3_PWRUP	O	下行端口 3 開關控制
15	DP4_OVRCUR	I	下行端口 4 過電流檢測，低有效
16	DP3_OVRCUR	I	下行端口 3 過電流檢測，低有效
17	UP_DM	I/O	USB 上行負信號綫
18	UP_DP	I/O	USB 上行正信號綫
19	DPI_DM	I/O	下行端口 1 設備負信號綫
20	DPI_DP	I/O	下行端口 1 設備正信號綫
21	DP2_DM	I/O	下行端口 2 設備負信號綫
22	DP2_DP	I/O	下行端口 2 設備正信號綫
23	DP3_DM	I/O	下行端口 3 設備負信號綫
24	DP3_DP	I/O	下行端口 3 設備正信號綫
25	DP4_DM	I/O	下行端口 4 設備負信號綫
26	DP4_DP	I/O	下行端口 4 設備正信號綫
27	DP4_PWRUP	O	下行端口 4 開關控制
28	DP2_PWRUP	O	下行端口 2 開關控制
29	BUSPWR	I	總綫供電或自供電選擇，低為總綫供電

#### 5. 極限額定值

(所有電壓參考 GND)


項目	符號	額定值	單位
耐壓範圍	$V_{DD}$	0 ~ 6.5	V
輸入/輸出電壓	$V_I / V_O$	GND-0.3 ~ VDD+0.3	V
工作溫度	$T_{DD}$	0 ~ 70	°C
存放溫度	$T_{ST}$	-20 ~ 125	°C

## 6. 電氣參數

(所有電壓參考 GND，環境溫度為 25℃)

參數	符號	條件	最小值	典型值	最大值	單位
工作電壓	V <sub>DD</sub>			5		V
工作電流	I <sub>DD</sub>					μA
系統頻率	F <sub>OS</sub>			12		MHz

## 7. Pad 擺放圖




CHIP SIZE:(1430, 1500) um  
IC 襯底必須接至 GND


NO.	PAD NAME	X	Y
1	VDD	-572	346
2	VDDOUT	-572	241
3	VDD5	-572	-466
4	VSS	-435	-604
5	DP1_PWRUP	-350	-604
6	GANGED	-265	-604
7	DP1_OVRCUR	-180	-604
8	SUSPND	-95	-604
9	DP2_OVRCUR	-10	-604
10	OSCSEL	74	-604
11	OSCO	159	-604
12	OSCI	327	-604
13	VSS	575	-126
14	DP3_PWRUP	575	-41
15	DP4_OVRCUR	575	43

NO.	PAD NAME	X	Y
16	DP3_OVRCUR	575	128
17	UP_DM	575	213
18	UP_DP	575	298
19	DP1_DM	575	383
20	DP1_DP	575	468
21	DP2_DM	243	604
22	DP2_DP	158	604
23	DP3_DM	73	604
24	DP3_DP	-11	604
25	DP4_DM	-96	604
26	DP4_DP	-181	604
27	DP4_PWRUP	-266	604
28	DP2_PWRUP	-351	604
29	BUSPWR	-436	604

## 8. 應用電路



应用线路一： 普通使用的应用线路图



应用线路二： downgrade IC, 内部 LDO 有 bug 使用的应用线路图

**注意：**

1. 以上資訊如有更新，將不另做通知，請用戶在使用前先確定手中的資料是否為最新版本。
2. 對於錯誤或不恰當操作所導致的後果，我們將不承擔責任。